(11)特許出願公表番号

特表平10-506503

(43)公表日 平成10年(1998) 6月23日

(51) Int.Cl.<sup>6</sup>

H01L 29/78

識別記号

FΙ

H01L 29/78

301X

301D

#### 審査請求 未請求 予備審査請求 未請求(全 18 頁)

(21)出願番号

特願平9-506484

(86) (22)出顧日

平成8年(1996)7月11日

(85)翻訳文提出日

平成9年(1997)3月19日

(86)国際出願番号 (87)国際公開番号 PCT/IB96/00678

WO97/04488

(87)国際公開日

平成9年(1997)2月6日

(31)優先権主張番号 95201989.1

(32)優先日

1995年7月19日

(33)優先権主張国

オランダ (NL)

(81)指定国

EP(AT, BE, CH, DE,

DK, ES, FI, FR, GB, GR, IE, IT, L

U, MC, NL, PT, SE), JP, KR

(71)出願人 フィリップス エレクトロニクス ネムロ

ーゼ フェンノートシャップ

オランダ国 5621 ペーアー アインドー

フェン フルーネヴァウツウェッハ 1

(72)発明者 ルディクホイゼ アドリアヌス ヴィレム


オランダ国 5621 ペーアー アインドー フェン フルーネヴァウツウェッハ 1

(74)代理人 弁理士 杉村 暁秀 (外6名)

### (54)【発明の名称】 HV-LDMOST型の半導体装置

#### (57)【要約】

電流をスイッチングする多くの場合、スイッチング・オ フにより特に誘導性負荷の場合にトランジスタのドレイ ン電極に高電圧を生ぜしめる。高圧ラテラルDMOST を用いると、このような高電圧によりトランジスタに不 安定性を導入するか又はトランジスタを損傷せしめるお それもある。これを改善するために本発明によれば高圧 LDMOSTのドレインに (nチャネルトランジスタの 場合) 多量にドーピングしたn型領域 (18;21) を 設け、このn型領域を表面からみてソース領域(8)よ りも深い位置まで半導体本体中に下方に延在させ、この n型領域が無い場合のトランジスタのBV...よりも低い プレークダウン電圧を有するpn接合を半導体本体中で 比較的深い位置に形成する。これによりインダクタンス に蓄積された電力をプレークダウンにより導出すること ができる。このプレークダウンはpn接合が比較的深い 位置にある為にトランジスタの通常の電流路から分離さ れ、トランジスタの耐久力が改善される。ドレインにお ける深い前記n型領域は例えばエピタキシャル層と基板 との間の境界における埋込層を以って構成することがで



#### 【特許請求の範囲】

1. 高圧ラテラルDMOSトランジスタ(HV-LDMOST)を具える半導体装置であって、この半導体装置は、比較的わずかにドーピングされた第1導電型のシリコン基板と、このシリコン基板上に設けられた、比較的わずかにドーピングされたエピタキシャル層とを有する半導体本体を具えており、前記エピタキシャル層は前記半導体本体の表面に隣接しており、前記トランジスタは、前記表面に位置し比較的多量にドーピングされ第1導電型とは反対の第2導電型とした表面領域を有するドレインと、比較的わずかにドーピングされた第2導電型のドリフト領域と、比較的多量にドーピングされ、前記表面に隣接する第1導電型の基体領域内にこの表面に隣接して設けられた第2導電型のソース領域と、前記表面の上方にこの表面から電気絶縁されて設けられた制御電極とを具えている当該半導体装置において、

前記ドレインが多量にドーピングされた第2導電型の領域を有し、この第2 導電型の領域が前記表面から見て前記ソース領域よりも深く半導体本体中に延在 し、これによりこの第2導電型の領域が存在しない場合のトランジスタのB Vas よりも低いブレークダウン電圧を有するpn接合が形成され、このpn接合はブ レークダウンした場合に、トランジスタが導通状態にある際のソース及びドレイ ン間の電流通路から分離された電流通路を形成するようになっていることを特徴 とする半導体装置。

- 2. 請求の範囲1に記載の半導体装置において、比較的多量にドーピングされた 第1導電型の埋込領域が前記エピタキシャル層と前記基板との間の境界に隣接し て局部的に設けられ、この埋込領域は前記表面で見て前記ソース領域から前記ド リフト領域まで又はほぼドリフト領域まで延在していることを特徴とする半導体 装置。
- 3. 請求の範囲 2 に記載の半導体装置において、前記エピタキシャル層は第 2 導電型であり、前記ドリフト領域は前記ドレインと前記基体領域との間のエピタキシャル層の部分を以って構成されていることを特徴とする半導体装置。
- 4. 請求の範囲 3 に記載の半導体装置において、前記多量にドーピングされた第

- 2 導電型の埋込領域が、前記ドレインの区域において前記エピタキシャル層及び 前記基板間の境界に設けられている埋込領域となっていることを特徴とする半導 体装置。
- 5. 請求の範囲4に記載の半導体装置において、第1導電型の前記埋込領域と第2導電型の前記埋込領域との間の距離が、前記ドレインと前記半導体本体との間のpn接合にまたがるブレークダウン電圧を規定していることを特徴とする半導体装置。
- 6. 請求の範囲1に記載の半導体装置において、前記多量にドーピングされた第 2 導電型の領域が、前記表面から、前記ソース領域よりも深い位置まで半導体本 体中に延在していることを特徴とする半導体装置。
- 7. 請求の範囲 1~6 のいずれか一項に記載の半導体装置において、前記ドリフト領域がRESURF型であることを特徴とする半導体装置。

#### 【発明の詳細な説明】

## HV-LDMOST型の半導体装置

本発明は、高圧ラテラルDMOSトランジスタ(HV-LDMOST)を具える半導体装置であって、この半導体装置は、比較的わずかにドーピングされた第1導電型のシリコン基板と、このシリコン基板上に設けられた、比較的わずかにドーピングされたエピタキシャル層とを有する半導体本体を具えており、前記エピタキシャル層は前記半導体本体の表面に隣接しており、前記トランジスタは、前記表面に位置し比較的多量にドーピングされ第1導電型とは反対の第2導電型とした表面領域を有するドレインと、比較的わずかにドーピングされた第2導電型のドリフト領域と、比較的多量にドーピングされ、前記表面に隣接する第1導電型の基体領域内にこの表面に隣接して設けられた第2導電型のメース領域と、前記表面の上方にこの表面がら電気絶縁されて設けられた制御電極とを具えている当該半導体装置に関するものである。

このような装置は例えば欧州特許出願公開第EP-A0514060A2号明 細書から既知である。この既知の装置におけるエピタキシャル層は基板と同じ導電型をしており、従って通常の例ではp型である。ドリフト領域は、エピタキシャル層中に設けられ比較的わずかにドーピングされたn型表面層を以って形成されている。トランジスタの基体(ボディ)領域はエピタキシャル層中に設けられたp型表面領域を以って構成され、この表面領域は通常、この領域内に形成され多量にドーピングされたn型ソース領域と短絡されている。高オーム抵抗のp型基板と、同じく高オーム抵抗のエピタキシャル層との間の境界には、前記基体領域の下側で且つこの基体領域に電気的に接続され、多量にドーピングされたp型埋込領域(層)が設けられている。ドリフト領域の上方の制御電極の緑部における電界分布のピークがこのドリフト領域により平滑化される為、ブレークダウン電圧を高めることができる。種々の領域のドーピング濃度や厚さのような種々のパラメータに応じて1000ボルトを越えた値を上限とする数百ボルトのブレークダウン電圧を得ることができる。文献で既知のRESURF原理を用いてブレ

ークダウン電圧を高めるようにするのが有利であり、一方、ブレークダウンが生

じる前にドリフト領域が、例えば好ましくは表面における電界プレートと関連させてこの表面に対向する p n接合から、この表面に対して交差する方向で少なくとも局部的にこのドリフト領域の厚さ全体に亘り空乏化されるように、ドリフト領域のドーピング及び厚さを選択する。この空乏化は電界を減少させ、従ってブレークダウン電圧を高める。

大電流をスイッチ・オン及びスイッチ・オフさせる多くの分野では、特に誘導性負荷の結果としてスイッチング・オフ時に高電圧のピークがスイッチングトランジスタのドレインに生じる。バーチカルDMOSTでは、背面ゲートとドレインとの間のpn接合にまたがるブレークダウンを用いてインダクタンスに蓄積されている電力を処理することができる。このブレークダウンはチャネル領域の外側の背面ゲートに追加のドーピングを行なうことにより所望の値にすることができる。しかし、このようにすることはラテラル高圧DMOSTの現在の技術では知られていない。

ドリフト領域の長さを充分に長くしたラテラル高圧DMOSTの変形例では、表面に対向する、ドレインのpn接合にまたがるプレークダウンはドレインにおける電圧が増大した際に最終的に生じる為、誘導的に蓄積された電力はソース接点を経て導出させることができる。しかしこの解決策は殆どの場合可能でない。その理由は、トランジスタのオン抵抗(Ron)を低く保つ目的でソース及びドレイン間の距離を通常短く選択する為である。その結果、ドレインと半導体本体との間のpn接合のブレークダウン電圧がトランジスタのBVas(ソースードレインブレークダウン電圧)よりも著しく高いレベルとなる。この後者の形態のブレークダウンの結果しばしば、例えばしきい値電圧のようなトランジスタのある特性が変化し、トランジスタを破壊せしめることもしばしばあり、従ってこの形態のブレークダウンはドレインにおける前記の電圧ピークに対処するのに有効ではない。

本発明の目的は、トランジスタのドレインにおける高電圧ピークに対応する電荷を有効に排出する手段が設けられ、トランジスタ特性の劣化を回避したラテラル高圧DMOSトランジスタを有する半導体装置を提供せんとするにある。

本発明によれば、前述した種類の半導体装置において、前記ドルインが多量にドーピングされた第2導電型の領域を有し、この第2導電型の領域が前記表面から見て前記ソース領域よりも深く半導体本体中に延在し、これによりこの第2導電型の領域が存在しない場合のトランジスタのBVasよりも低いブレークダウン電圧を有するpn接合が形成され、このpn接合はブレークダウンした場合に、トランジスタが導通状態にある際のソース及びドレイン間の電流通路から分離された電流通路を形成するようになっていることを特徴とする。

本発明は、ラテラルDMOSTが通常、このDMOSTのそばにバイポーラトランジスタ又はCMOS回路のような他の回路素子を有する集積回路の一部を構成しているという事実を利用している。このことは、所望のブレークダウン電圧を得るための製造処理を変えることなくDMOSTの構造をしばしば変えることができるということを意味する。ドレインに、多量にドーピングした第2導電型の深い領域を設けると、半導体本体中に比較的深く位置し、所望のブレークダウン電圧を有するpn接合が得られる。ブレークダウンはトランジスタの正規の電流路で生じない為、トランジスタの正規の電流導通はドレインの追加のpn接合により全く或いは殆ど影響されない。

通常、基板と同一の導電型であるも基板よりも高いドーピング濃度とした比較的多量にドーピングされた領域をエピタキシャル層と基板との間の境界に設け、この領域を表面で見てソース領域からドリフト領域まで或いは少なくとも殆どこのドリフト領域まで延在させる。

一例ではエピタキシャル層を第1導電型、すなわち前述した既知の装置の場合のように基板と同一の導電型とすることができる。本発明の他の例では、エピタキシャル層を第2導電型とし、ドリフト領域をドレインと基体領域との間のエピタキシャル層の一部分を以って構成する。本発明の更に他の例では、前記多量にドーピングされた第2導電型の埋込領域が、前記ドレインの区域において前記エピタキシャル層及び前記基板間の境界に設けられているようにする。第2導電型の埋込領域は通常他の回路素子の領域、例えばバイポーラトランジスタの埋込コレクタ領域と同時に形成することができる。トランジスタの基体領域の下側の第1導電型の埋込領域をも有する本発明の好適例では、第1導電型の前記埋込領域

と第2導電型の前記埋込領域との間の距離が、前記ドレインと前記半導体本体との間のpn接合にまたがるブレークダウン電圧を規定しているようにする。この場合、ブレークダウンは2つの埋込領域間で生じ、従ってトランジスタのドリフト領域中の正規の電流路から充分に離れており、トランジスタが導通した際のドリフト領域中での早期の電流増倍が防止される。ブレークダウン中の電流路も同時に比較的低いオーム抵抗性となる。高電圧に用いるのに有利な本発明の半導体装置の他の例では、前記多量にドーピングされた第2導電型の領域が、前記表面から、前記ソース領域よりも深い位置まで半導体本体中に延在しているようにする。

本発明の上述した特徴及びその他の特徴を幾つかの実施例につきより詳細に説明する。図中、

図1は本発明によるLDMOSTの第1実施例を示す断面図であり、

図2は本発明によるLDMOSTの第2実施例を示す断面図であり、

図3は本発明による他の実施例を示す断面図である。

図1は本発明によるラテラル高圧DMOSトランジスタ1の第1実施例を示す断面図である。本発明によるトランジスタは n チャネル型であるが、これに代えトランジスタを p チャネル型にすることができること明らかであり、この目的のためには以下に述べる導電型を逆にすれば充分である。このトランジスタは、共通半導体本体にこのトランジスタと一緒に設けられる他の素子を有する集積回路の一部を構成することができる。これらの他の素子の構成には何の変更もない為、図面にはLDMOST1のみを示してある。このトランジスタは、比較的わずかにドーピングされた基板3と、この基板上に成長され同じく比較的わずかにドーピングされたエピタキシャル層4とを有するシリコンの半導体本体2内に設けられ、このトランジスタは装置を動作させる電圧が高い、例えば700Vと1200Vとの間であるという点で表面5に隣接している。基板3は、約90Ωーcmの固有抵抗に相当する約1.5・10<sup>14</sup>原子/cm³のドーピング濃度を有するp型の<100>シリコンである。本例ではエピタキシャル層4は、約7・10<sup>14</sup>原子/cm³のドーピング濃度、すなわち約6Ωーcmの固有抵抗を有するn型のシリコンである。このエピタキシャル層の厚さは約23μmである。トラ

ンジスタは多量にドーピングされた n型の表面領域 6 を有するドレインを具え、 この表面領域はドレイン電極1に接続されている。このドレインは、この表面領 域に比べてわずかにドーピングされトランジスタのドリフト領域を形成するエピ タキシャル層の部分 7 に隣接する。ソース領域は p 型領域 9 中に設けられ多量に ドーピングされた n型の表面領域 8 を以って構成され、この p型領域 9 も表面に 隣接しておりトランジスタの基体(ボディ)領域を構成している。ソース領域 8 及び基体領域9はソース電極10により導電的に相互接続されている。トランジ スタのチャネル領域はソース領域8とドリフト領域7との間に位置する領域9の 部分11を以って構成される。ゲート電極12はチャネル領域の上方に位置し、 ゲート酸化物13によりこのチャネル領域から絶縁されている。ゲート酸化物1 3の厚さは例えば0. 1μmである。ゲート誘電体はシリコン酸化物以外の材料 を有することもでき、又は種々の材料の組合せを有することもできる。ブレーク ダウン電圧を高めるために、基板3と同一の導電型であるもこの基板3よりもド ーピング濃度が高いp型埋込領域14がエピタキシャル層と基板との間の境界に 設けられている。この埋込領域はベース領域9の下方からドリフト領域7まで延 在している。特に前記の欧州特許出願公開第EP-A0514060号で説明さ れているように、領域14はゲート電極12の下方の表面における電界強度を減 少させ、ブレークダウン電圧を高めるようにする。所望に応じ、ブレークダウン 電圧を更に高めるために、電気的に浮動のp型表面領域15の形態の1つ又は複 数個の電圧上昇領域をドリフト領域内に形成することができる。ソース及び/又 はドレイン電極7,10は電界プレートとして構成し、従って図面に示すように ドリフト領域の可成りの部分の上方に延在させ、表面における電界強度を更に減 少させるようにすることができる。トランジスタは、表面5から基板中に下方に 延在する p 型島絶縁領域 1 6 により半導体本体 2 中の他の素子から電気絶縁され ている。これらの絶縁領域はそれぞれ2つの領域を以って構成することもでき、 一方の領域は表面から下方に拡散させ、他方の領域は埋込層から上方に拡散させ 、これらの拡散はこれら双方の領域が合成 p 型領域を形成するまで行なう。この 場合、埋込層は埋込領域14と同時に形成することができる。電気的なブレーク ダウンを阻止するために、深い p型領域 1 6 にブレークダウン電圧上昇用延長部 17を設けることができ、この延長部は領域15と同時に設ける。

本発明によれば、表面から見て半導体本体中にソース領域8よりも深い位置まで延在する、多量にドーピングされたn型領域18をドレインが有する。従って、この領域18は表面5から比較的遠い位置でこの領域を囲む半導体本体の部分とpn接合を形成し、このpn接合のブレークダウン電圧はトランジスタのソース及びドレイン間のブレークダウン電圧BVasよりも低い。この領域18を埋込領域を以って構成した本例では、pn接合19は領域18とp型基板3との間に形成される。埋込領域18のドーピング濃度は例えば5・10<sup>18</sup>原子/cm³である。

上述したドーピング濃度及び厚さを与えることにより、例えば800VのBV dsを有するトランジスタを製造することができ、この場合文献から既知のRES URF原理を用いることができる。この原理によれば、表面に隣接するpn接合の1つがプレークダウンする前に、エピタキシャル層又は少なくともドリフト領域がその厚さ全体に亘り、基板とエピタキシャル層との間のpn接合から及び表面から空乏化されるようにエピタキシャル層の厚さ及びドーピング濃度を選択する。pn接合19のブレークダウン電圧は約500Vである。例えば、スイッチング・オフ時に誘導性負荷により高ピークの電圧がドレインに生じた場合に、トランジスタにプレークダウンが生じる前にpn接合19の両端間にブレークダウンが生じる。この場合、この高ピークの電圧と関連する電荷は基板及びソース電極10を経て導出することができる。この電流路はトランジスタが導通している場合このトランジスタの通常の電流路20から空間的に完全に分離されている。その結果、埋込領域18の存在によりトランジスタの電流路で全く或いは殆ど電流増倍を生ぜしめず、トランジスタの安定性が満足に保たれる。

図2は図1の装置の変形例を示し、この場合埋込領域14及び18間の距離は、ブレークダウンが埋込領域18と基板3との間ではなくこれら埋込領域14及び18間で生じる程度に短くなっている。本例は、ブレークダウン電圧を図1の例で達成しうるよりも低くする必要がある場合に用いるのが有利である。実際例では、埋込領域間の距離を例えば50μmとし、約500Vのブレークダウン電圧が得られた。この点で、領域14を表面領域6に接近するように延在させ領域

18を省略した他の変形例で所望の値のブレークダウン電圧を得ることもできることに注意すべきである。しかし、このトランジスタでは安定性が比較的低くなった。その理由は、電気的なブレークダウンがトランジスタの電流路20で或いはこれに接近して生じた為である。従って、このトランジスタの有効性は低く、全く用いられない場合もある。

図3は、本発明による高圧LDMOSTの更に他の変形例を示す。この場合、ドレインに多量にドーピングされた n型表面領域 2 1 が設けられており、この表面領域は表面から、ソース領域 8 よりも深い位置までエピタキシャル層 4 中に延在している。一例では、この表面領域 2 1 をエピタキシャル層 4 の厚さ全体に亘って延在させて基板と p n 接合を形成し、この p n 接合が高電圧でブレークダウンするようにしうる。図3に示す実施例では、表面領域 2 1 を p 型基板 3 に接近する位置まで延在させ、エピタキシャル層 4 の最初のドーピングを有する部分 2 2 によって基板から分離させる。表面領域 2 1 と基板 3 との間に形成されている p n 接合 2 3 のブレークダウン電圧はドーピング 濃度によるばかりではなく、部分 2 2 の厚さによっても決定される。この厚さを充分厚く選択することによりブレークダウン電圧を高くすることができる。この図 3 に示すトランジスタもブレークダウン時に高い安定性を呈する。その理由は、表面領域 2 1 と基板との間にあり、従って電流通路 2 0 から横方向で分離された領域でブレークダウンが生じる為である。


表面領域21は処理上のいかなる変更も導入することなく通常の処理で形成することもできる。例えば、バイポーラトランジスタを有する集積回路の場合、表面領域21を深いコレクタ接点領域と同時に設けることができる。

図3における表面領域21と同じ深いn型領域を図1及び2の例で用いても有利である。このようにすると、これらの例でのブレークダウン通路の抵抗値が減少し、より多くの電流を導出しうる。


本発明は上述した実施例に限定されず、本発明の範囲内で種々の変形が当業者にとって可能であること明らかである。例えば、上述した実施例の変形でp型エピタキシャル層を用いることもでき、このエピタキシャル層に設けられドーピングされた領域を以ってn型ドリフト領域を形成することができる。更に、基体領

域9は必ずしも深いp型拡散領域16によって埋込領域14及び基板3に接続する必要はない。他の例では基体領域をn型エピタキシャル層により基板から分離する。この場合この基体領域を内部の又は外部の配線により基板に接続するか或いは基板の電位と相違する電位を有する接続点に接続するようにすることができる。


【図1】



【図2】



【図3】




## 【手続補正書】

【提出日】1997年3月24日


## 【補正内容】

- 1. 明細書第5頁第4行の「部分7」を「部分27」に訂正する。
- 2. 同第5頁第8行および15行の「ドリフト領域7」を「ドリフト領域27」 にそれぞれ訂正する。
- 3. 図面の図1、図2および図3で下側に付した「7」を「27」に訂正する。


# 【図1】



# 【図2】



【図3】



# 【国際調査報告】

	INTERNATIONAL SEARCH REPORT	Inte	rnational application No.		
		PC	T/IB 96/00678		
A. CLASS	SIFICATION OF SUBJECT MATTER				
According to	HOLL 29/78 International Patent Classification (IPC) of to both nation S SEARCHED	nal classification and IPC	-		
	ocumentation searched (classification system followed by cla	ssification symbols)	· · · · · · · · · · · · · · · · · · ·		
IPC6: H	101 <u>L</u>				
Documentat	ion searched other than minimum documentation to the ext	ent that such documents	are included in the fields searched		
	I,NO classes as above				
Electronic d	ata base consulted during the international search (name of	data base and, where pro	scricable, search terms used)		
C. DOCE	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where appro-	priate, of the relevant	passages Relevant to claim No.		
Α.	EP 0514060 A2 (SILICONIX INCORPORA 19 November 1992 (19.11.92)	TED),	1-7		
A	EP 0550015 A1 (TEXAS INSTRUMENT IN 7 July 1993 (07.07.93)	CORPORATED),	1-7		
A	EP 0634798 A1 (PHILIPS ELECTRONICS 18 January 1995 (18.01.95)	N.V.),	1-7		
	<del></del>				
• А	US 5369045 A (WIA T. NG ET AL), 29 (29.11.94)	November 1994	1-7		
	-				
X Furthe	er documents are listed in the continuation of Box C.	See patent	family annex.		
"A" docume	extegories of cited documents: at defining the general state of the art which is not considered particular relevance	date and not in confi	therd after the international filing date or priority ict with the application but cited to understand y underlying the invention		
"E" ertier document but published on or after the international filing date "L" document which may throw doubts on priority claim(e) or which is cited to establish the publication date of another citation or other special retains (as specified).  "X" document of particular relevance: the claimed inventor under the document is taken alone step when the document is taken alone. "Y" of the company of capture and company is the considered to lavolve special retains (as specified).					
"O" docume means "P" docume	at referring to an oral disclosure, use, exhibition or other at published prior to the international filing date but later than	considered to involve to combined with one to being obvicus to a pro-	document of particular relevance: the claimed invertion cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvicus to a person drilled in the art		
		'&" document member of	the same patent family		
	Dispersion of the international society				
18 Marc		18 -03- 199	<i>!</i>		
Swedish !	Patent Office	uthorized officer			
		Stig Edhborg Telephone No. + 46 & 782 25 00			
	A/210 (second sheet) (July 1992)				

## INTERNATIONAL SEARCH REPORT

International application No.
PCT/IB 96/00678

		0678	
C (Continu	adon). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the rele	vant passages	Relevant to claim No.
A	US 5382536 A (SATWINDER MALHI ET AL), 17 January 1995 (17.01.95)		1-7
	<del></del>	,	
A	GB 2150746 A (SERAG EL-DIN EL-SAYED HABIB), 3 July 1985 (03.07.85)		1-7
	•		
•			
	·		
		:	
	•		
Form PCTH	SA/210 (continuation of second sheet) (July 1992)		L

# INTERNATIONAL SEARCH REPORT Information on patent family members

International application No. PCT/IB 96/00678

<del></del>					7.017.10 35,005,0	
Patent document cited in search report		Publication date	Patent family member(s)		Publication date	
EP-A2-	0514060	19/11/92	JP-A- US-A- US-A- US-A-	5259444 5374843 5386136 5514608	08/10/93 20/12/94 31/01/95 07/05/96	
EP-A1-	0550015	07/07/93	JP-A- US-A- US-A- US-A-	5343675 5306652 5406110 5578514	24/12/93 26/04/94 11/04/95 26/11/96	
EP-A1-	0634798	18/01/95	AU-A- BE-A- CA-A- CN-A- HU-A- HU-D- JP-A- US-A-	6742494 1007283 2127645 1103206 68222 9402061 7038097 5473180	19/01/95 09/05/95 13/01/95 31/05/95 28/06/95 00/00/00 07/02/95 05/12/95	
US-A-	5369045	18/01/94	NONE			
US-A-	5382536	17/01/95	JP-A-	6318697	15/11/94	
GB-A-	2150746	03/07/85	NONE			

Form PCT/ISA/210 (patent family annex) (July 1992)

【要約の続き】

きる。